Fig 10.18


1. Pendahuluan[Kembali]

Jam digital merupakan sistem sekuensial kompleks yang umumnya terdiri dari tiga bagian pencacah utama: detik, menit, dan jam. Berbeda dengan bagian detik dan menit yang menggunakan pencacah modulo-60 (00 hingga 59), bagian jam (untuk format 12-jam) memiliki keunikan karena beroperasi menggunakan siklus pencacahan dari 01 hingga 12. Sistem tidak pernah menampilkan angka 00. Selain itu, sistem jam 12-jam memerlukan mekanisme tambahan untuk mengindikasikan pergantian status AM (Ante Meridiem) dan PM (Post Meridiem) yang terjadi tepat pada pergantian dari pukul 11:59:59 ke 12:00:00. Simulasi ini berfokus pada perancangan logika kombinasional dan sekuensial yang diperlukan untuk memodifikasi pencacah dekade standar agar dapat beroperasi pada siklus 1 hingga 12 dan mengendalikan toggle flip-flop indikator AM/PM.


2. Tujuan[Kembali]

1. Memenuhi tugas mata kuliah sistem digital

2. Memahami prinsip kerja dan konfigurasi IC Synchronous Decade Counter (74160) dalam membentuk pencacah dengan batas atas dan batas bawah yang dikustomisasi (custom modulo).

3. Mengaplikasikan J-K Flip-Flop (74LS109) sebagai penyimpan status logika untuk digit puluhan (0 atau 1) dan indikator status AM/PM.

4. Merancang logika kombinasional (menggunakan gerbang AND dan NOT) untuk mendeteksi kondisi transisi kritis: perpindahan jam 9 ke 10, jam 11 ke 12 (memicu toggle AM/PM), dan jam 12 kembali ke jam 1 (synchronous load).


3. Alat dan Bahan[Kembali]

1. IC 74160

Ini adalah komponen utama pencacah (counter) yang bertugas menghitung digit satuan jam.


2. IC 74LS109 (Dual J-K Positive-Edge-Triggered Flip-Flop)



IC ini berisi dua unit J-K Flip-Flop independen yang dipicu oleh tepi naik (positive edge) dari clock.

3. Gerbang Logika AND

Gerbang AND digunakan sebagai detektor kondisi spesifik (decoder) berdasarkan kombinasi output dari pencacah satuan dan puluhan

4. Gerbang Logika NOT

Gerbang NOT berfungsi membalikkan kondisi logika input.

5. Logic State

Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya.

Pinout:



7. Logic Probe

Logic probe adalah alat elektronik sederhana yang digunakan untuk mengukur dan memantau logika sinyal digital (HIGH/LOW) pada rangkaian elektronik, terutama dalam sistem digital seperti rangkaian TTL dan CMOS.

 

4. Dasar Teori[Kembali]

  • Pencacah Sinkron (Synchronous Counter) 74160: IC 74160 adalah pencacah dekade (0-9) sinkron yang memiliki fitur Synchronous Load aktif rendah (~LOAD atau ~LDN). Apabila pin ~LOAD diberikan logika LOW, maka pada transisi clock berikutnya, IC tidak akan melanjutkan hitungan secara sekuensial, melainkan akan memuat data biner yang ada pada pin input paralelnya (D0, D1, D2, D3 atau A, B, C, D). Fitur ini krusial untuk memaksa pencacah kembali ke angka 1 setelah mencapai angka 12, bukan kembali ke 0.
  • J-K Flip-Flop:

Flip-flop J-K merupakan elemen memori fundamental. Pada rangkaian ini, J-K FF dimanfaatkan untuk dua fungsi. Pertama, sebagai memori digit puluhan yang hanya berganti antara logika 0 dan 1. Kedua, sebagai indikator AM/PM yang dirangkai dalam mode Toggle (J=1, K=1 pada FF standar), di mana output akan membalik keadaannya (dari 0 ke 1, atau 1 ke 0) setiap kali menerima sinyal masukan pada kondisi waktu tertentu.

  • Logika Pendeteksi Keadaan (State Detection):

Untuk mengontrol urutan yang tidak standar (1-12), diperlukan gerbang AND yang berfungsi sebagai decoder atau pendeteksi keadaan spesifik. Gerbang logika ini memantau output dari counter dan flip-flop puluhan untuk menentukan kapan angka 9, 11, atau 12 telah tercapai, lalu mengirimkan sinyal kendali yang sesuai ke sistem.


    5. Percobaan[Kembali]




    Prinsip Kerja

    Rangkaian Hours section ini bekerja secara sinkron berdasarkan satu sumber clock utama. Berikut adalah tahapan prinsip kerjanya berdasarkan gambar skematik:

    1. Pencacahan Normal (Pukul 01 hingga 09):

    IC 74160 (U1) mencacah digit satuan dari 1 hingga 9. Selama proses ini, Flip-Flop Puluhan (U2:A) berada pada logika 0. Sinyal en_hrs (Enable) harus bernilai HIGH agar gerbang AND U4 mengizinkan proses pencacahan berlanjut. Input paralel 74160 secara permanen dihubungkan ke logika D0=HIGH, D1=LOW, D2=LOW, D3=LOW (membentuk biner 0001 atau desimal 1).

    1. Transisi Pukul 9 ke 10:

    Saat 74160 mencapai angka 9 (biner 1001), pin RCO (Ripple Carry Output) akan menjadi HIGH. Pin RCO ini terhubung ke input J dari FF Puluhan (U2:A). Pada ketukan clock berikutnya, 74160 secara otomatis rollover kembali ke 0 (karena ini decade counter), dan pada saat yang sama FF Puluhan U2:A akan men-set output Q-nya menjadi HIGH (1). Kombinasi output menjadi Puluhan = 1, Satuan = 0 (Pukul 10).

    1. Transisi Toggle AM/PM (Pukul 11 ke 12):

    Pergantian AM/PM tidak terjadi saat jam 12 lewat, melainkan tepat saat hitungan berpindah ke jam 12 (misal dari 11:59:59 ke 12:00:00). Pada pukul 11, puluhan bernilai 1 (tens_hrs = 1) dan satuan bernilai 1 (pin Q0/QA = 1). Gerbang AND U3 memantau dua kondisi ini. Saat waktu menunjukkan pukul 11, output U3 menjadi HIGH, yang memberikan sinyal Toggle ke input FF AM/PM (U2:B). Pada clock berikutnya (saat waktu berubah ke jam 12), indikator AM/PM akan berubah keadaan.

    1. Reset Rangkaian (Pukul 12 kembali ke 01):

    Rangkaian tidak boleh menghitung hingga 13. Saat waktu mencapai pukul 12, puluhan bernilai 1 (tens_hrs = 1) dan satuan bernilai 2 (pin Q1/QB = 1). Gerbang AND U5 mendeteksi kondisi "Puluhan = 1" DAN "Satuan = 2". Output U5 akan menjadi HIGH tepat pada pukul 12.

    Sinyal HIGH dari U5 ini melakukan dua hal:

      • Masuk ke input K pada FF Puluhan U2:A, sehingga pada clock berikutnya FF puluhan akan di-reset kembali ke 0.
      • Dilewatkan ke Inverter U6 (menjadi LOW) dan diumpankan ke pin ~LOAD 74160.

    Akibatnya, pada tepi clock berikutnya, alih-alih mencacah ke angka 3, IC 74160 dipaksa memuat data dari input paralelnya yaitu 0001 (desimal 1). Sehingga tampilan berubah drastis dari 12 kembali menjadi 01.


    6. File Download[Kembali]

    Download File Rangkaian [Download]


    Komentar

    Posting Komentar